Anatomy of microarchitecture-level reliability assessment for modern processors

Abstract

The rapid development of semiconductor technologies is continuously increasing the density and complexity of modern microprocessor chips in favor of performance and functionality. This extreme scaling, however, negatively affects the reliable operation of microprocessors, making them more vulnerable to cosmic radiation, latent manufacturing defects, device degradation, and low voltage operation. As a consequence, modern microprocessor designs suffer from increased error rates and require the adoption of error protection mechanisms. However, protection does not come for free. It imposes area, power, and performance overheads that can eventually degrade the efficiency of a design compared to its ideal capabilities. It is important to realize the appropriate level of protection that corresponds to the actual requirements of a processor design. In order to do so, designers must know what these requirements are. Several techniques have been proposed to evaluate the reliability of a system. These are often performed on models of the actual design using simulators. The reliability evaluation of a design may reveal weak points of the design that require protection as well as components that can tolerate faults easier. This information can be used to guide design decisions related to the reliability of a system and thus, initiate a re-design iteration. The earlier this information is available, the smaller the cost of a re-design cycle. Microarchitecture-level hardware models (performance models) are often available in the very early design stages of a chip. We have developed GeFIN, a microarchitecture-level toolset that allows reliability evaluation of a system during this early stage. By focusing on the critical parameter of speed, we have developed novel techniques to accelerate the evaluation process without sacrificing the accuracy of the result. These can be used for several different studies, including (but not limited to): protection exploration, michroarchitectural design choices, workloads analysis etc. In order to provide an additional argument in benefit of the microarchitecture-level reliability assessment, we have compared, for the first time, the results of the evaluation of this level against the final product design, both in RTL simulation and silicon chips. Our findings show that the results of a microarchitecture-level assessment are highly correlated with the end-products’ for a particular series of system level effects, but also quantify the limitations of the methodology. The purpose of this dissertation is to improve the value of microarchitecture-level reliability assessment by providing new, advanced and comprehensive methodologies, insights on the accuracy of the method and by showcasing how it can be used to aid existing problems of the industry and academia.

Η ραγδαία βελτίωση της τεχνολογίας ημιαγωγών αυξάνει συνεχώς την πυκνότητα και πολυπλοκότητα των σύγχρονων επεξεργαστώ στον βωμό της υψηλής απόδοσης και λειτουργικότητας. Όμως αυτή η εξέλιξη έχει αρνητικές συνέπειες στην αξιόπιστη λειτουργία των επεξεργαστών, καθιστώντας τους πιο ευάλωτους σε παράγοντες όπως η κοσμική ακτινοβολία, κατασκευαστικά λάθη, φθορά και λειτουργία σε χαμηλή τάση. Συνεπώς, οι σύγχρονοι επεξεργαστές υποφέρουν από αυξημένους ρυθμούς σφαλμάτων και προϋποθέτουν την υιοθέτηση μηχανισμών προστασίας. Η προστασία όμως δεν διατίθεται δωρεάν. Απαιτεί πόρους σε επίπεδο υλικού, ισχύος ή/και επιδόσεων ενώ μπορεί τελικά να μειώσουν την απόδοση ενός μοντέλου επεξεργαστή.Είναι λοιπόν σημαντικό να εφαρμοσθεί ένα σωστό επίπεδο προστασίας που ανταποκρίνεται στις απαιτήσεις του επεξεργαστή. Όμως για να συμβεί αυτό, οι σχεδιαστές πρέπει να γνωρίζουν ποιες είναι αυτές οι απαιτήσεις. Για τον λόγο αυτό, έχουν αναπτυχθεί αρκετές τεχνικές για την αξιολόγηση της αξιοπιστίας. Η αξιολόγηση μπορεί να αποκαλύψει αδυναμίες του σχεδιασμού που χρειάζονται επιπλέον προστασία ενώ ταυτόχρονα μπορεί να αποκαλύψει τμήματα που επιτυγχάνουν αυξημένη ανοχή στα σφάλματα. Αυτές οι πληροφορίες μπορούν να οδηγήσουν σχεδιαστικές επιλογές σχετικές με την αξιοπιστία και κατά συνέπεια, να εκκινήσουν έναν νέο γύρο επανασχεδιασμού. Όσο νωρίτερα είναι διαθέσιμες, τόσο μικρότερο θα είναι και το κόστος του επανασχεδιασμού.Τα μικροαρχιτεκτονικά μοντέλα (ή μοντέλα επιδόσεων) είναι συνήθως διαθέσιμα στα πρώιμα στάδια του σχεδιασμού ενός επεξεργαστή. Αναπτύξαμε τον GeFIN, ένα εργαλείο που επιτρέπει την αξιολόγηση της αξιοπιστίας σε αυτό το πρώιμο στάδιο. Εστιάζοντας στον κρίσιμο παράγοντα της ταχύτητας, αναπτύξαμε καινοτόμες τεχνικές για την επιτάχυνση της αξιολόγησης χωρίς την απώλεια ακρίβειας των αποτελεσμάτων. Αυτές οι τεχνικές μπορούν να χρησιμοποιηθούν σε πληθώρα μελετών, συμπεριλαμβανομένων: εξερεύνηση επιλογών προστασίας, σχεδιαστικές επιλογές μικροαρχιτεκτονικής, ανάλυση εφαρμογών κτλ. Σκοπεύοντας να ενισχύσουμε την επιχειρηματολογία υπέρ της αξιολόγησης σε επίπεδο μικροαρχιτεκτονικής, συγκρίναμε για πρώτη φορά τα αποτελέσματα της μεθόδου με τα αποτελέσματα επί του τελικού προϊόντος, σε επίπεδο RTL καθώς και σε φυσικά τσιπ. Τα αποτελέσματα μας δείχνουν ότι υπάρχει μεγάλη συσχέτιση σε κάποιες κατηγορίες φαινομένων, ενώ ταυτόχρονα αξιολογούνται οι αδυναμίες της μεθόδου. Στόχος αυτής της διατριβής είναι η συνολική βελτίωση της αξίας της αξιολόγησης σε επίπεδο μικροαρχιτεκτονικής, παρέχοντας νέες, προηγμένες και περιεκτικές μεθοδολογίες, αποτελέσματα που αποδεικνύουν την ακρίβεια της μεθόδου καθώς και μέσω της επίδειξης του τρόπου όπου μπορεί η τεχνική να εφαρμοστεί για να συμβάλει σε υφιστάμενα προβλήματα.