Εμπέδωση πίνακα επεξεργαστών μέσα σε προγραμματιζόμενο κύκλωμα FPGA, βάσει αφηρημένων μοντέλων για σύνθεση (abstraction models for synthesis) και κάτω από περιορισμούς εβδαδού - χρονισμών

Περίληψη

Η διδακτορική διατριβή εντάσσεται στην ευρύτερη περιοχή της μελέτης, σχεδίασης και υλοποίησης πινάκων επεξεργαστών σε κυκλώματα FPGA. Περιλαμβάνει έντεκα (11) κεφάλαια με την ακόλουθη διάρθρωση ύλης και περιεχομένου.Στο πρώτο κεφάλαιο παρατίθεται μια ιστορική αναδρομή μέσα από την οποία διαφαίνεται η ανακατάταξη των μεθόδων σχεδίασης των ψηφιακών διατάξεων ASIC με την έλευση των FPGA. Επίσης, πραγματοποιείται μια χρονολογική επισκόπηση των αρχιτεκτονικών FPGA και δίδονται κάποιοι βασικοί τομείς εφαρμογών των FPGA.Στο δεύτερο κεφάλαιο περιλαμβάνει μια βιβλιογραφική αναδρομή στην ερευνητική περιοχή της διατριβής.Στο τρίτο κεφάλαιο δίδεται η ροή διαδικασιών που ακολουθείται κατά την τεχνολογική απεικόνιση (Technology Mapping) Κανονικών Επαναληπτικών Αλγόριθμων, RIA, σε ομοιόμορφα k-LUT FPGA. Στο τέταρτο κεφάλαιο παρουσιάστηκε μια μέθοδος προσέγγισης του προβλήματος σχεδίασης συστολικών πινάκων επεξεργαστών και της υλοποίησής τους σε εξαρτήματα FPGA. Ως σημείο αναφοράς, η προτεινόμενη μέθ ...
περισσότερα

Περίληψη σε άλλη γλώσσα

The thesis is part of the wider area of study, design and implementation of processor arrays in FPGAs. It consists of eleven (11) chapters with the following structure and content.The first chapter gives an historical overview through which emerges the reclassification of design methods of digital ASIC devices with the advent of the FPGAs. A chronological overview of FPGA architectures is also carried out, along with the presentation of the main FPGA areas of application.The second chapter includes a literature survey of the research area of the thesis.The third chapter gives the process flow, followed by technology mapping process of Regular Iterative Algorithms, RIA, into uniform k-LUT FPGA.In the fourth chapter, a method to approach the problem systolic array processors design and their implementation in FPGAs was presented. As a benchmark, the proposed method aims to transform algorithmic loops of type for-do, that appear in various programming languages (Fortran, C, etc.) in depen ...
περισσότερα

Όλα τα τεκμήρια στο ΕΑΔΔ προστατεύονται από πνευματικά δικαιώματα.

DOI
10.12681/eadd/37483
Διεύθυνση Handle
http://hdl.handle.net/10442/hedi/37483
ND
37483
Εναλλακτικός τίτλος
Embedding processor arrays in FPGA circuits, based on abstraction models for synthesis and under area-timing constraints
Συγγραφέας
Μώκιος, Αργύρης του Πλάτων
Ημερομηνία
2013
Ίδρυμα
Αριστοτέλειο Πανεπιστήμιο Θεσσαλονίκης (ΑΠΘ). Σχολή Πολυτεχνική. Τμήμα Ηελκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών. Τομέας Ηλεκτρονικής και Υπολογιστών
Εξεταστική επιτροπή
Δοκουζγιάννης Σταύρος
Στουραΐτης Θάνος
Μητράκος Δημήτριος
Μαργαρίτης Κωνσταντίνος
Λιναρδής Πέτρος
Πέτρου Λουκάς
Συμεωνίδης Ανδρέας
Επιστημονικό πεδίο
Φυσικές ΕπιστήμεςΕπιστήμη Ηλεκτρονικών Υπολογιστών και Πληροφορική
Επιστήμες Μηχανικού και ΤεχνολογίαΕπιστήμη Ηλεκτρολόγου Μηχανικού, Ηλεκτρονικού Μηχανικού, Μηχανικού Η/Υ
Λέξεις-κλειδιά
Πίνακες επιξεργαστών; Προγραμματιζόμενα κυκλώματα; Γράφοι εξάρτησης; Συστολικοί πίνακες
Χώρα
Ελλάδα
Γλώσσα
Ελληνικά
Άλλα στοιχεία
xxviii, 290 σ., πιν., σχημ., γραφ., ευρ.
Στατιστικά χρήσης
ΠΡΟΒΟΛΕΣ
Αφορά στις μοναδικές επισκέψεις της διδακτορικής διατριβής.
Πηγή: Google Analytics.
ΞΕΦΥΛΛΙΣΜΑΤΑ
Αφορά στο άνοιγμα του online αναγνώστη.
Πηγή: Google Analytics.
ΜΕΤΑΦΟΡΤΩΣΕΙΣ
Αφορά στο σύνολο των μεταφορτώσων του αρχείου της διδακτορικής διατριβής.
Πηγή: Εθνικό Αρχείο Διδακτορικών Διατριβών.
ΧΡΗΣΤΕΣ
Αφορά στις μοναδικές επισκέψεις της διδακτορικής διατριβής.
Πηγή: Εθνικό Αρχείο Διδακτορικών Διατριβών.
Σχετικές εγγραφές (με βάση τις επισκέψεις των χρηστών)