Charge-based compact modeling of double gate JFETs and MESFETs

Abstract

Accurate circuit simulation of junction field-effect transistors requires a compact model that consistently describes device electrostatics, drain current, terminal charges, intrinsic capacitances, noise, parameter dependence, and circuit-level operation. Existing JFET models commonly address subsets of these requirements through separate regional expressions or empirical transitions. To the author’s knowledge, no previous JFET compact-modeling work has connected this complete physical and computational chain through a single state variable within one continuous and charge-conserving formulation. The central innovation of this thesis is the development of such a unified framework, using mobile channel charge as the common physical variable linking electrostatics, current, charge, capacitance, noise, parameter extraction, compact-model implementation, and circuit simulation.The framework is first developed for symmetric double-gate junction field-effect transistors (DG JFETs) and related MESFET structures. Starting from the semiconductor electrostatics, a continuous charge–voltage relation is derived and used to formulate the drain current and transconductances in terms of the source- and drain-end mobile charges. The formulation includes drift and diffusion and covers operation from sub-threshold to above threshold and from the linear region to saturation without empirical interpolation between operating regions. The same mobile-charge variable is used with Ward–Dutton partitioning to derive analytical terminal charges and the complete intrinsic-capacitance matrix. Factorization of the terminal-charge expressions produces continuous closed-form charge and capacitance relations at zero drain bias, VDS= 0V, without additional smoothing. A normalization scheme is introduced to obtain compact and physically interpretable expressions for current, conductances, terminal charges, intrinsic transcapacitances, and radio-frequency figures of merit. These expressions are assembled into the Charge-based JFET Model (CJM) and implemented in Verilog-A. The CJM incorporates extensions for velocity saturation and channel-length modulation to cover important short-channel effects, together with mobility degradation, series resistance, and parasitic capacitances. The model reproduces TCAD and measured device characteristics. The CJM provides circuit designers with one consistent charge-based model for DC, small-signal, transient, and noise simulation. Its physical parameters allow designers to evaluate how device characteristics, bias conditions, and temperature affect circuit performance. At the circuit level, it reproduces the measured frequency response of a common-source amplifier designed and fabricated in-house, including its approximately 13.5 dB midband gain and its low- and high-frequency cut-off behavior.The charge-based framework is further extended to asymmetric four-terminal DG JFETs with independently biased gates and dissimilar gate contacts. A decomposition into two coupled equivalent symmetric devices provides analytical expressions for the electrostatics, threshold voltage, drain current, terminal charges, and intrinsic-capacitance matrix while preserving charge conservation. Over the investigated bias range, the approximation used for the equivalent channel decomposition produces a maximum normalized discrepancy of 0.478% in the total mobile charge relative to the numerical electrostatic solution. The resulting current, transconductance, charge, capacitance, and threshold-voltage trends show very good agreement with TCAD simulations. Charge-based formulations are also developed for channel thermal noise and Hooge mobility fluctuation low-frequency noise. They are evaluated using TCAD simulations and measurements obtained with a dedicated low-noise characterization setup designed and implemented in-house. For the measured commercial JFET, the extracted Hooge parameter is 5e-8, and the mobility fluctuation formulation reproduces the measured bias dependence. Physics-based methods are additionally developed for extracting effective carrier mobility, series resistance, and threshold voltage from device characteristics.The framework is evaluated across n- and p-type devices, symmetric and asymmetric DG JFETs, DG and tri-gate MESFETs, silicon, SiC, and GaN technologies, different device geometries and bias conditions, and temperatures up to 500 ∘C. Its dissemination through the JFETlab online simulation tool on nanoHUB further enables application of the framework to device analysis. Together, the analytical developments, Verilog-A implementation, TCAD comparisons, device measurements, and amplifier experiment establish, to the author’s knowledge, the first unified charge-based compact modeling framework for JFETs extending from semiconductor electrostatics to circuit simulation. The work resulted in four journal articles and three conference papers, including the Best Paper Award at ESSDERC 2018.

Η αξιόπιστη προσομοίωση κυκλωμάτων με τρανζίστορ επίδρασης πεδίου επαφής (JFET) προϋποθέτει ένα συμπαγές μοντέλο που περιγράφει με ενιαίο τρόπο την ηλεκτροστατική συμπεριφορά της διάταξης, το ρεύμα απαγωγού, τα φορτία των ακροδεκτών, τις ενδογενείς χωρητικότητες, το θόρυβο, την εξάρτηση από τις παραμέτρους και τη συμπεριφορά σε επίπεδο κυκλώματος. Τα περισσότερα υφιστάμενα μοντέλα JFET καλύπτουν μόνο επιμέρους πλευρές αυτής της περιγραφής, με διαφορετικές εξισώσεις ανά περιοχή λειτουργίας ή με εμπειρικές συναρτήσεις μετάβασης. Από όσο γνωρίζουμε, δεν έχει παρουσιαστεί μέχρι σήμερα συμπαγές μοντέλο JFET στο οποίο ολόκληρη η ακολουθία από τη φυσική της διάταξης έως την προσομοίωση κυκλωμάτων να περιγράφεται με μία κοινή μεταβλητή, μέσα σε ενιαία και συνεχή διατύπωση που να εξασφαλίζει τη διατήρηση του φορτίου. Κεντρική καινοτομία της διατριβής είναι η ανάπτυξη ενός τέτοιου πλαισίου, με το κινητό φορτίο του καναλιού ως κοινή φυσική μεταβλητή που συνδέει την ηλεκτροστατική συμπεριφορά, το ρεύμα, τα φορτία, τις χωρητικότητες, το θόρυβο, την εξαγωγή παραμέτρων, την υλοποίηση του συμπαγούς μοντέλου και την προσομοίωση κυκλωμάτων. Η ανάπτυξη ξεκινά από συμμετρικά JFET διπλής πύλης (DG JFET) και συναφείς δομές MESFET. Με βάση την ηλεκτροστατική συμπεριφορά του ημιαγωγού εξάγεται μία συνεχής σχέση φορτίου–τάσης. Η σχέση αυτή χρησιμοποιείται για να εκφραστούν το ρεύμα απαγωγού και οι διαγωγιμότητες συναρτήσει του κινητού φορτίου στα άκρα της πηγής και του απαγωγού. Η διατύπωση περιλαμβάνει τους μηχανισμούς ολίσθησης και διάχυσης και περιγράφει ενιαία τη λειτουργία από την περιοχή κάτω από το κατώφλι έως την περιοχή πάνω από το κατώφλι και από τη γραμμική περιοχή έως τον κορεσμό, χωρίς εμπειρική μετάβαση μεταξύ περιοχών λειτουργίας. Η ίδια μεταβλητή χρησιμοποιείται στον επιμερισμό Ward–Dutton για την εξαγωγή αναλυτικών εκφράσεων των φορτίων των ακροδεκτών και του πλήρους πίνακα ενδογενών χωρητικοτήτων. Με κατάλληλη παραγοντοποίηση, οι εκφράσεις παραμένουν πεπερασμένες και συνεχείς σε μηδενική τάση απαγωγού, VDS= 0V, χωρίς πρόσθετες συναρτήσεις μετάβασης. Στη συνέχεια εισάγεται ένα σύστημα κανονικοποίησης, από το οποίο προκύπτουν συμπαγείς και φυσικά ερμηνεύσιμες εκφράσεις για το ρεύμα, τις αγωγιμότητες, τα φορτία των ακροδεκτών, τις ενδογενείς χωρητικότητες και RF figure-of-merits. Οι εκφράσεις αυτές συγκροτούν το Charge-based JFET Model (CJM), το οποίο υλοποιείται σε Verilog-A. Για την περιγραφή πραγματικών διατάξεων, το CJM επεκτείνεται ώστε να λαμβάνει υπόψη τον κορεσμό της ταχύτητας φορεών, τη διαμόρφωση του μήκους καναλιού, την μείωση της κινητικότητας, τις σειριακές αντιστάσεις και τις παρασιτικές χωρητικότητες. Το μοντέλο αναπαράγει χαρακτηριστικά διατάξεων που έχουν υπολογιστεί με TCAD ή έχουν προκύψει από μετρήσεις COTS JFETs. Για τον σχεδιαστή κυκλωμάτων, παρέχει μία κοινή και συνεπή περιγραφή για ανάλυση DC, μικρού σήματος, μεταβατικής απόκρισης και θορύβου. Παράλληλα, οι φυσικές παράμετροι του μοντέλου επιτρέπουν τη διερεύνηση της επίδρασης της γεωμετρίας, της πόλωσης και της θερμοκρασίας στην επίδοση του κυκλώματος. Η δυνατότητα αυτή επιβεβαιώνεται σε ενισχυτή κοινής πηγής που σχεδιάστηκε και κατασκευάστηκε στο εργαστήριο: η προσομοίωση αναπαράγει τη μετρούμενη απόκριση συχνότητας, το κέρδος μεσαίας ζώνης περίπου13.5 dB, καθώς και τη συμπεριφορά στις χαμηλές και υψηλές συχνότητες αποκοπής.Το πλαίσιο επεκτείνεται επίσης σε ασύμμετρα DG JFET τεσσάρων ακροδεκτών, με ανεξάρτητη πόλωση των δύο πυλών και διαφορετικούς τύπους επαφών πύλης. Η ασύμμετρη διάταξη αναλύεται ως δύο συζευγμένες ισοδύναμες συμμετρικές διατάξεις. Με αυτόν τον τρόπο προκύπτουν αναλυτικές εκφράσεις για την ηλεκτροστατική συμπεριφορά, την τάση κατωφλίου, το ρεύμα απαγωγού, τα φορτία των ακροδεκτών και τον πλήρη πίνακα ενδογενών χωρητικοτήτων, με ταυτόχρονη διατήρηση του συνολικού φορτίου. Στο εύρος πολώσεων που εξετάστηκε, η προσέγγιση του ισοδύναμου διαχωρισμού του καναλιού εμφανίζει μέγιστη κανονικοποιημένη απόκλιση 0.478% στο συνολικό κινητό φορτίο σε σύγκριση με την αριθμητική ηλεκτροστατική λύση. Οι υπολογιζόμενες χαρακτηριστικές ρεύματος, διαγωγιμότητας, φορτίων και χωρητικοτήτων, καθώς και η μεταβολή της τάσης κατωφλίου, συμφωνούν πολύ καλά με τις προσομοιώσεις TCAD. Αναπτύσσονται ακόμη διατυπώσεις βασισμένες στο φορτίο για τον θερμικό θόρυβο του καναλιού και για τον θόρυβο χαμηλών συχνοτήτων που oφείλεται σε διακυμάνσεις της κινητικότητας κατά Hooge. Η αξιολόγησή τους πραγματοποιείται με προσομοιώσεις TCAD και μετρήσεις από ειδική διάταξη χαρακτηρισμού χαμηλού θορύβου, η οποία σχεδιάστηκε και κατασκευάστηκε στο εργαστήριο. Για το εμπορικό JFET που μετρήθηκε, η παράμετρος Hooge προσδιορίστηκε σε 5e-8, ενώ το μοντέλο αναπαράγει τη μετρούμενη εξάρτηση του θορύβου από την πόλωση. Επιπλέον, αναπτύσσονται μέθοδοι για την εξαγωγή της ενεργού κινητικότητας των φορέων, της σειριακής αντίστασης και της τάσης κατωφλίου από τις ηλεκτρικές χαρακτηριστικές της διάταξης. Το μοντέλο αξιολογείται σε διατάξεις τύπου n και p, σε συμμετρικά και ασύμμετρα DG JFET, σε MESFET διπλής και τριπλής πύλης, σε τεχνολογίες πυριτίου, SiC και GaN, σε διαφορετικές γεωμετρίες και συνθήκες πόλωσης, καθώς και σε θερμοκρασίες έως 500C. Εφαρμογή βασισμένη στο μοντέλο (JFETLab) διατίθεται στην πλατφόρμα nanoHUB. Συνολικά, οι αναλυτικές διατυπώσεις, η υλοποίηση σε Verilog-A, οι συγκρίσεις με TCAD, οι μετρήσεις διατάξεων και η πειραματική αξιολόγηση του ενισχυτή τεκμηριώνουν το πρώτο ενοποιημένο πλαίσιο συμπαγούς μοντελοποίησης JFET με βάση το φορτίο, το οποίο καλύπτει από την ηλεκτροστατική του ημιαγωγού έως την προσομοίωση κυκλωμάτων. Η εργασία οδήγησε σε τέσσερα άρθρα σε επιστημονικά περιοδικά και τρεις δημοσιεύσεις σε συνέδρια, μεταξύ των οποίων δημοσίευση που τιμήθηκε με το Βραβείο Καλύτερης Εργασίας στο συνέδριο ESSDERC 2018.