Αρχιτεκτονικές προγραμματιζόμενων κυκλωμάτων για δίκτυα υψηλών ταχυτήτων

Abstract

The rapid increase of network users has led to the continuous search for sustainable solutions aimed at scaling network characteristics such as capacity, speed and processing power. A viable solution to this problem is the introduction of FPGA (Field Programmable Gate Array) technology to key network infrastructure points due its increasing capabilities. In that context, the subject of the thesis is the utilization of FPGAs for the implementation of hardware architectures that perform network functions with great efficiency. The title of this thesis is “Programmable Circuit Architectures for High-Speed Networks” and it concerns the development of three novel hardware architectures presented in three respective chapters. The first architecture implements a Benes Network routing algorithm, the second a novel scheme for long bit sequence matching and detection under heavy interference, and the third a sync word based accurate frame synchronization module with minimal resources at very high bit rates.

Η ραγδαία αύξηση του αριθμού των δικτυακών χρηστών οδήγησε στην συνεχή αναζήτηση βιώσιμων λύσεων κλιμάκωσης των χαρακτηριστικών των δικτύων όπως η χωρητικότητα, η ταχύτητα και η επεξεργαστική ισχύ. Μία λύση που έχει αναδειχθεί για αυτό το πρόβλημα είναι η εισαγωγή προγραμματιζόμενης λογικής (reprogrammable logic) σε καίρια σημεία επικοινωνιακών υποδομών λόγω των συνεχώς αυξανόμενων δυνατοτήτων της. Στο πλαίσιο αυτό, το θέμα της διατριβής είναι η χρησιμοποίηση πλατφόρμων προγραμματιζόμενου υλικού (Field Programmable Gate Array) για την υλοποίηση ψηφιακών αρχιτεκτονικών εστιασμένων στην τέλεση λειτουργιών δικτύων σε μέγιστη απόδοση. Ο τίτλος της διατριβής είναι «Αρχιτεκτονικές προγραμματιζόμενων κυκλωμάτων για δίκτυα υψηλών ταχυτήτων» και οργανώνεται σε τρία κεφάλαια. Κάθε κεφάλαιο είναι αφιερωμένο στις διαφορετικές αρχιτεκτονικές που παρουσιάζονται και οι λειτουργίες τις οποίες επιτελούν οι προτεινόμενες αρχιτεκτονικές είναι η δρομολόγηση δικτύων Benes, η αναγνώριση μεγάλου μήκους αλληλουχιών bit με αλλοιώσεις και ως απόρροια αυτού ο συγχρονισμός πλαισίων δεδομένων σε ψηφιακές επικοινωνίες. Οι αρχιτεκτονικές είναι πρωτότυπες και προσαρμοσμένες στις ιδιότητες του υλικού ώστε να εκμεταλλεύονται στο έπακρο τις δυνατότητές του.