Research and development of the electronics and data acquisition system for the new small wheel upgrade of the ATLAS detector at CERN and performance evaluation of the micromegas chamber

Abstract

The Large Hadron Collider (LHC) at CERN, which began operations in 2008, has allowed the scientific community to conduct groundbreaking experiments that aim to answer fundamental questions about energy and matter. Since the high energy physics experiments rely heavily on statistics, the increase of reaction rate is considered to be of utmost importance. The higher the reaction rate, the more data are recorded, and rare events that would otherwise be hidden by other processes, emerge. For this reason, the LHC plans to perform upgrades in the way it delivers its beams, leading to a higher center-of-mass energy and instantaneous luminosity. Additional upgrades that will lead to the so-called Phase-II (2026-2038), will see the LHC deliver an even higher luminosity and a center-of-mass energy of 14 TeV. The increase in luminosity will lead to an increase in reaction rate and hence, particle flux, stressing the LHC's detectors and their associated data acquisition systems to their limits. For this reason, the Toroidal LHC ApparatuS (ATLAS) detector, the largest of the LHC, is planned to replace its innermost end-cap stations of its muon spectrometer during LS2. The New Small Wheel (NSW) upgrade as it is called, will be comprised of two detector technologies, the Micromegas (MM) and the small-strip Thin Gap Chambers (sTGC). Designed to cope with the increased background rate of future run conditions, the NSW will provide muon precision tracking data to ATLAS, and also contribute to its triggering scheme. In order to support the newly-installed detector media, a next-generation data acquisition system was designed, that will be able to cope with the increasing demand in throughput in the following years of ATLAS' operation, and endure the harsh radiation environment of the innermost end-cap region of the muon spectrometer. The cornerstone of the said front-end electronics system, is the VMM Application-Specific Integrated Circuit (ASIC), which will be used as the front-end chip for both Micromegas and sTGC detectors of the ATLAS NSW upgrade. Due to its flexibility and several configurable parameters, it has also been proposed to a variety of tracking detectors in other experiments. The VMM integrates 64 independent channels, each providing precise amplitude and timing measurements in digital format for tracking purposes, and fast signals for triggering. This mixed-signal all-in-one solution, underwent three major revisions and a minor one, since its first prototype that was produced in 2012. None of these revisions could had been conducted, if a reliable testing and characterization platform did not exist. This gap was filled by the VMM Readout System (VRS), which employs Field-Programmable Gate Array (FPGA) devices that reside on the same board that the VMM is on. This FPGA is able to configure, read-out and calibrate the ASIC, and be adaptable to different implementation scenarios (i.e. testbench and testbeam use-cases), and different boards or FPGA packages. A large part of this dissertation, is devoted into describing this FPGA firmware that was developed for the needs of the NSW upgrade. The firmware was employed to validate the ASIC's performance, perform the mass-testing of its final production version, and handle the tracking and triggering data when the VMM was used in conjunction with the early Micromegas chamber prototypes during testbeam, thus aiding the collaboration in determining the operational parameters of the detector and its front-end ASIC. After the production of the final ASICs that would read-out and configure the VMM, the FPGA readout scheme was replaced by the final one, which made use of the next-generation data acquisition scheme of ATLAS, the Front-End LInk eXchange (FELIX). Another significant part of this work, describes the integration process of the NSW electronics system with FELIX and its related back-end infrastructure, which involved the development of software tools that eased the integration process, and the Micromegas detector commissioning prior to its deployment into the ATLAS cavern. Finally, the last Chapter of this dissertation, is devoted into describing the Slow Control Adapter eXtension (SCAX), which is an FPGA module that emulates the SCA ASIC. The latter is a radiation-tolerant device housed by all front-end boards of the NSW electronics system, and is used to access the register address space of other ASICs, in order to configure and monitor them. The SCAX on the other hand, is designed to support FPGA systems that are part of the ATLAS electronics scheme and are situated outside the radiation area, by writing into the configuration parameters or reading back any of the status registers of their logic. The SCAX emulates both the I2C interface of the SCA ASIC used by the NSW devices, as well as the communication protocol implemented between itself and the back-end electronics scheme. It thereby enables using the same back-end software suite that support the ASICs, to also access the address space of the FPGAs within the same system. It is being used by the NSW Trigger Processor, and can be employed by any FPGA that interfaces with FELIX.

Ο Μεγάλος Επιταχυντής Αδρονίων (Large Hadron Collider (LHC)), του Ευρωπαϊκού Κέντρου Πυρηνικών Ερευνών (CERN) ξεκίνησε να επιταχύνει τις πρώτες του δέσμες το 2008. Από τις πρώτες μέρες λειτουργίας του, ο LHC έχει επιτρέψει στην επιστημονική κοινότητα να τελέσει πρωτοπόρα πειράματα, που έχουν σαν στόχο να απαντήσουν θεμελιώδη ερωτήματα για τη φύση της ύλης και της ενέργειας. Επειδή τα πειράματα φυσικής υψηλών ενεργειών είναι βασισμένα στη συλλογή δεδομένων μεγάλης κλίμακας, η αύξηση του ρυθμού αντιδράσεων θεωρείται θέμα μείζονας σημασίας. Όσο πιο υψηλός ο ρυθμός αλληλεπιδράσεων, τόσο περισσότερα δεδομένα καταγράφονται, και σπάνια φαινόμενα που υπό άλλες συνθήκες θα επικαλύπτονταν από άλλες διεργασίες, περισσότερο συχνές, θα μπορέσουν να μελετηθούν. Για το λόγο αυτό, ο LHC θα προβεί στις ανάλογες αναβαθμίσεις, οι οποίες θα αυξήσουν την ενέργεια κέντρου μάζας, και την φωτεινότητά του. Επιπλέον αναβαθμίσεις που θα οδηγήσουν στην Phase-II 2026-2038, θα αυξήσουν τη φωτεινότητα ακόμα περισσότερο, με την ενέργεια κέντρου μάζας να φτάνει τα 14 TeV. Η αύξηση της φωτεινότητας θα οδηγήσει και σε αύξηση του ρυθμού αλληλεπιδράσεων, άρα και στη ροή σωματιδίων που διαπερνούν τους ανιχνευτές του μεγάλου επιταχυντή αδρονίων. Για αυτό το λόγο ο ανιχνευτής Toroidal LHC ApparatuS (ATLAS), που είναι ο μεγαλύτερος του LHC, θα αντικαταστήσει τα εσωτερικά καπάκια του μιονικού φασματομέτρου κατά τη διάρκεια της δεύτερης μεγάλης παύσης. Η αναβάθμιση New Small Wheel (NSW) όπως καλείται, θα αποτελείται από δύο τεχνολογίες ανιχνευτών, τους Micromegas (MM) και τους small-strip Thin Gap Chambers (sTGC). Ο NSW έχει σχεδιαστεί να υπομένει το αυξημένο υπόβαθρο λόγω των αναβαθμίσεων του επιταχυντή, προσφέροντας δεδομένα ανακατασκευής τροχιών μιονίων στον ATLAS, καθώς και πληροφορίες σκανδαλισμού. Ο ακρογωνιαίος λίθος του συστήματος ανάγνωσης δεδομένων του NSW, είναι το VMM Application-Specific Integrated Circuit (ASIC), μία ηλεκτρονική μονάδα που θα χρησιμοποιηθεί και από τις δύο τεχνολογίες ανιχνευτών του NSW. Λόγω του σχεδιασμού του, το VMM έχει προταθεί και σε μία πληθώρα άλλων πειραμάτων που κάνουν χρήση ανάλογων ανιχνευτικών συστημάτων. Το VMM αποτελείται από 64 ανεξάρτητα κανάλια, κάθε ένα εκ των οποίων προβαίνει σε μετρήσεις ακριβείας πάνω στους ηλεκτρονικούς παλμούς που δημιουργούνται από τους ανιχνευτές όταν διαπεραστούν από μιόνια, ενώ προσφέρει και γρήγορα δεδομένα για το σύστημα σκανδαλισμού του ATLAS. Η πρώτη έκδοση του VMM έκανε την εμφάνισή του το 2012, και μετά από τέσσερις εκδόσεις, αποφάνθηκε ότι είναι έτοιμο να εξυπηρετήσει τις ανάγκες του NSW. Καμία από αυτές τις αναβαθμίσεις δεν θα μπορούσε να είχε ολοκληρωθεί, αν δεν υπήρχε μία αξιόπιστη πλατφόρμα χαρακτηρισμού της μονάδας. Αυτή η πλατφόρμα ήρθε στη μορφή του VMM Readout System (VRS), που κάνει χρήση μονάδων Field-Programmable Gate Array (FPGA), προκειμένου να ληφθούν τα δεδομένα από το VMM, και να διαμορφωθεί τη λειτουργία του. Με έμφαση στην ευελιξία, το υλικολογισμικό των FPGA του VRS, είχε σχεδιαστεί με τέτοιο τρόπο προκειμένου να εξυπηρετήσει διάφορα σενάρια λήψης δεδομένων (π.χ. εργαστηριακές συνθήκες χωρίς ανιχνευτή, ή τεστ-δέσμης). Ένα μεγάλο κομμάτι της παρούσας διατριβής αφιερώνεται στην περιγραφή της αρχιτεκτονικής του εν λόγω υλικολογισμικού, που αναπτύχθηκε για να καλύψει τις ανάγκες της αναβάθμισης του ATLAS NSW. Το σύστημα χρησιμοποιήθηκε για να επιβεβαιώσει την ορθή λειτουργία του VMM, να κάνει τον μαζικό έλεγχο των τελικών μονάδων του VMM πριν αυτά εγκατασταθούν στον ATLAS, και να λάβει τα δεδομένα από το VMM, μαζί με τον ανιχνευτή Micromegas, σε συνθήκες τεστ-δέσμης. Μετά την παραγωγή των τελικών μονάδων ASIC που διαβάζουν και διαμορφώνουν τις λειτουργίες του VMM στο πείραμα ATLAS, το σύστημα που βασιζόταν σε FPGA αντικαταστάθηκε από το τελικό, που είχε σα βάση ένα σύστημα λήψης δεδομένων επόμενης γενιάς, που ονομάζεται Front-End LInk eXchange (FELIX). Ένα ποσοστό της παρούσας εργασίας περιγράφει τα εργαλεία λογισμικού που αναπτύχθηκαν προκειμένου να διευκολυνθεί η διαδικασία ενσωμάτωσης του ηλεκτρονικού συστήματος του NSW με το FELIX. Επίσης, τα εν λόγω πακέτα λογισμικού χρησιμοποιήθηκαν και για στη διαδικασία ελέγχου της ορθής λειτουργίας των τελικών ανιχνευτών του Micromegas, πριν αυτοί εγκατασταθούν στον ATLAS, καθώς τα δεδομένα τους λαμβάνονταν από το τελικό σύστημα λήψης δεδομένων. Το τελευταίο Κεφάλαιο της παρούσας διατριβής, αφιερώνεται στην περιγραφή του Slow Control Adapter eXtension (SCAX), το οποίο είναι ένα πακέτο υλικολογισμικού που ενσωματώνεται σε ένα FPGA και μιμείται μία βασική ηλεκτρονική μονάδα του NSW, ονόματι SCA ASIC. Το SCA είναι μια μονάδα που βρίσκεται στα ηλεκτρονικά του NSW, και χρησιμοποιείται για τη διαμόρφωση των λειτουργιών όλων των άλλων μονάδων ASIC του συστήματος. To SCAX από την άλλη, έχει σχεδιαστεί για να υποστηρίξει FPGA που είναι επίσης μέρος του συστήματος ηλεκτρονικών του ATLAS, και βρίσκονται μακριά από περιοχές υψηλής ραδιενέργειας. Δίνει τη δυνατότητα στο χρήστη του να γράψει παραμέτρους διαμόρφωσης λειτουργιών στη λογική του FPGA που βρίσκεται, και να αναγνώσει τιμές κατάστασης από καταχωρητές του υπόλοιπου υλικολογισμικού. Το SCAX μιμείται το πρωτόκολλο I2C που το SCA χρησιμοποιεί για να επικοινωνήσει με άλλες συσκευές, ενώ επίσης μιμείται και το πρωτόκολλο μεταξύ αυτού και του συστήματος FELIX. Με αυτόν τον τρόπο, επιτρέπει τη χρήση της ήδη υπάρχουσας υποδομής λογισμικού και ηλεκτρονικών, ώστε να διαμορφώσει τις λειτουργίες του FPGA μέσα στο οποίο έχει υλοποιηθεί. Το SCAX χρησιμοποιείται από τον επεξεργαστή σκανδαλισμού του NSW, και μπορεί να χρησιμοποιηθεί από οποιοδήποτε FPGA που επικοινωνεί με το FELIX.